snsd0805/FPGA_FINAL
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

merge: 新增生命條(dev)

Browse Source
This commit is contained in:
snsd0805 2021-01-10 20:15:22 +08:00
commit 2b1442251c
1 changed files with 80 additions and 44 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

40
FPGA_FINAL.v
View File

@ -2,6 +2,7 @@
module FPGA_FINAL(
input CLK, reset, start,
output reg [0:27] led,
output reg [2:0] life,
input left, right,
input throw,
output testLED,
@ -23,6 +24,7 @@ module FPGA_FINAL(
integer horizonPosition;
reg handsOn; // bool，紀錄球現在丟出去了沒
reg gameOverFlag;
initial
@ -32,6 +34,8 @@ module FPGA_FINAL(
led[27] = 1;
led[24:26] = 3'b000;
life = 3'b111;
plat_position = 3'b010; // 預設在 x=2 的位置
ball_position = 3'b011; // 預設在 x=3 的位置
ball_y_position = 3'b010; // 預設在 y=1 的位置
@ -41,6 +45,9 @@ module FPGA_FINAL(
upPosition = 1; // 預設為 向上
horizonPosition = 0; // 預設為 正中間方向
gameOverFlag = 0;
end
@ -60,10 +67,17 @@ module FPGA_FINAL(
if(reset)
begin
if(life==3'b000)
begin
blockFirst = 8'b11111111;
blockSecond = 8'b11111111;
life = 3'b111;
gameOverFlag = 0;
end
plat_position <= 3'b010; // 預設在 x=2 的位置
ball_position <= 3'b011; // 預設在 x=3 的位置
ball_y_position <= 3'b010; // 預設在 y=1 的位置
@ -71,6 +85,7 @@ module FPGA_FINAL(
upPosition = 1; // 預設為 向上
horizonPosition = 0; // 預設為 正中間方向
end
@ -181,6 +196,11 @@ module FPGA_FINAL(
begin
horizonPosition = 0;
ball_y_position <= ball_y_position-1;
life = life*2; // 扣除生命值
if(life==3'b000)
gameOverFlag = 1;
end
@ -251,6 +271,19 @@ module FPGA_FINAL(
// 設定這次要畫第 n 行
led[24:26] = row;
// 如果 gameOverFlag ==1就畫圖
if(gameOverFlag)
begin
led[0:23] = 24'b111111111111111111111111;
if(row==0 || row==7) led[0:7] = 8'b01111110;
else if(row==1 || row==6) led[0:7] = 8'b10111101;
else if(row==2 || row==5) led[0:7] = 8'b11011011;
else if(row==3 || row==4) led[0:7] = 8'b11100111;
else led[0:7] = 8'b11111111;
end
else
begin
// 開始畫板子 ( R )
if(row==plat_position || row==plat_position+1 || row==plat_position+2)
led[0:7] = 8'b11111110;
@ -293,10 +326,13 @@ module FPGA_FINAL(
COM = 2'b10;
end
else
//begin
begin
count_digit_enable = 0;
COM = 2'b01;
//end
end
end
// 顯示個位
if(count_digit_enable == 0)
begin