feat: 新增 暫停鈕

FPGA_FINAL.v

@@ -1,6 +1,6 @@
 
 module FPGA_FINAL(
-	input CLK, reset, 
+	input CLK, reset, start,
 	output reg [0:27] led,
 	input left, right,
 	input throw,
@@ -47,6 +47,8 @@ module FPGA_FINAL(
 	integer ballTime;
 	// 判斷 所有操作
 	always @(posedge buttonclk)
+	begin
+		if(start)
 		begin
 			
 			
@@ -212,6 +214,7 @@ module FPGA_FINAL(
 				end
 			end
 		end
+	end
 	
 	
 	// 顯示用